一般來說，在開關(guān)電源IC封裝設(shè)計(jì)中，降低電感并且增大信號(hào)與對(duì)應(yīng)回路之間或者電源與地之間電容是選擇集成電路芯片過程的首選考慮。小間距的表面貼裝與大間距的表面貼裝工藝相比，應(yīng)該優(yōu)先考慮選擇采用小間距的表面貼裝工藝封裝的IC芯片，而這兩種類型的表面貼裝工藝封裝的開關(guān)電源之IC芯片都優(yōu)于過孔引線類型的封裝。BGA封裝的IC芯片同任何常用的封裝類型相比具有最低的引線電感。從電容和電感控制的角度來看，小型的封裝和更細(xì)的間距通?？偸谴硇阅艿奶岣?。

引線結(jié)構(gòu)設(shè)計(jì)的一個(gè)重要特征是管腳的分配。由于開關(guān)電源之電感和電容值的大小都取決于信號(hào)或者是電源與返回路徑之間的接近程度，因此要考慮足夠多的返回路徑。

電源和地管腳應(yīng)該成對(duì)分配，每一個(gè)電源管腳都應(yīng)該有對(duì)應(yīng)的地管腳相鄰分布，而且在這種引線結(jié)構(gòu)中應(yīng)該分配多個(gè)電源和地管腳對(duì)。這兩方面的特征都將極大地降低電源和地之間的環(huán)路電感，有助于減少電源總線上的電壓瞬變，從而降低開關(guān)電源之EMI。由于習(xí)慣上的原因，現(xiàn)在市場上的許多IC芯片并沒有完全遵循上述設(shè)計(jì)規(guī)則，然而IC設(shè)計(jì)和生產(chǎn)廠商都深刻理解這種設(shè)計(jì)方法的優(yōu)點(diǎn)，因而在新的IC芯片設(shè)計(jì)和發(fā)布時(shí)IC廠商更關(guān)注電源的連接。

理想情況下，要為每一個(gè)信號(hào)管腳都分配一個(gè)相鄰的信號(hào)返回管腳。在BGA封裝中，一種行之有效的設(shè)計(jì)方法是在每組八個(gè)信號(hào)管腳的中心設(shè)置一個(gè)信號(hào)的返回管腳，在這種管腳排列方式下，每一個(gè)信號(hào)與信號(hào)返回路徑之間僅相差一個(gè)管腳的距離。需要注意的是，不同的IC工藝技術(shù)可能采用不同的信號(hào)返回電壓。有的開關(guān)電源之IC使用地管腳作為信號(hào)的返回路徑，而有的開關(guān)電源之IC則使用電源管腳作為信號(hào)的返回路徑，也有的IC同時(shí)使用電源和地管腳作為信號(hào)的返回路徑。因此設(shè)計(jì)工程師必須熟悉設(shè)計(jì)中使用的IC芯片邏輯系列，了解它們的相關(guān)工作情況。

IC芯片中電源和地管腳的合理分布不僅能夠降低EMI，而且可以極大地改善地彈反射效果。當(dāng)驅(qū)動(dòng)傳輸線的器件試圖將傳輸線下拉到邏輯低時(shí)，地彈反射卻仍然維持該傳輸線在邏輯低閾值電平之上，地彈反射可能導(dǎo)致電路的失效或者故障。

IC封裝中另一個(gè)需要關(guān)注的重要問題是芯片內(nèi)部的開關(guān)電源之PCB設(shè)計(jì)，內(nèi)部PCB通常也是IC封裝中最大的組成部分，在內(nèi)部PCB設(shè)計(jì)時(shí)如果能夠?qū)崿F(xiàn)電容和電感的嚴(yán)格控制，將極大地改善設(shè)計(jì)系統(tǒng)的整體EMI性能。如果這是一個(gè)兩層的開關(guān)電源之PCB板，至少要求PCB板的一面為連續(xù)的地平面層，PCB板的另一層是電源和信號(hào)的布線層。

由于IC封裝內(nèi)部的開關(guān)電源之PCB通常都非常薄，四層板結(jié)構(gòu)的設(shè)計(jì)將引出兩個(gè)高電容、低電感的布線層，它特別適合于電源分配以及需要嚴(yán)格控制的進(jìn)出該封裝的輸入輸出信號(hào)。低阻抗的平面層可以極大地降低電源總線上的電壓瞬變，從而極大地改善EMI性能。這種受控的信號(hào)線不僅有利于降低EMI，同樣對(duì)于確保進(jìn)出IC的信號(hào)的完整性也起到重要的作用。